(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-144276

(P2001 - 144276A)

(43)公開日 平成13年5月25日(2001.5.25)


(51) Int.Cl. ⁷	識別記号	FΙ		テーマコード(参考)	
H01L 27/12		H01L 2	7/12	Z	
				F	
			•	L	
G 0 2 B 6/122		2'	7/08	331E	
6/12				331A	
	審査請求	未請求 請求項	頁の数44 OL	(全 27 頁)	最終頁に続く
(21)出願番号	特願2000-252881(P2000-252881)	(71) 出願人	000003078		
			株式会社東芝		
(22)出顧日	平成12年8月23日(2000.8.23)		神奈川県川崎	市幸区堀川町7	2番地
		(72)発明者	佐藤カ		
(31)優先権主張番号	特顧平11-246582		神奈川県横浜市	市磯子区新杉田	町8番地 株
(32)優先日	平成11年8月31日(1999.8.31)		式会社東芝横沿	兵事業所内	
(33)優先権主張国	日本(JP)	(72)発明者	松尾 美恵		
			神奈川県横浜市	市磯子区新杉田	町8番地 株
		,	式会社東芝横沿	兵事業所内	
		(74)代理人	100058479		
			弁理士 鈴江	武彦 (外 6	3名)
					最終頁に続く

(54) 【発明の名称】 半導体基板およびその製造方法

(57) 【要約】

【課題】コストの上昇や、信頼性の低下を招かずにSOI構造を形成すること。

【解決手段】シリコン基板1の表面に複数の溝4を2次元的に配列形成した後、シリコン基板1に熱処理を施すことによって、複数の溝4を1つの平板状の空洞5に変える。



1

【特許請求の範囲】

【請求項1】内部に平板状の空洞が設けられていること を特徴とする半導体基板。

【請求項2】内部に平板状の絶縁部材が設けられている ことを特徴とする半導体基板。

【請求項3】内部に空洞を含む半導体基板であって、 前記空洞の内面の少なくとも一部に設けられ、前記空洞 の上の前記半導体基板内に引っ張り応力を発生させる応 力発生膜とを含むことを特徴とする半導体基板。

【請求項4】前記応力発生膜は、絶縁膜および前記半導 10 体基板の構成元素とは異なる半導体元素を含む半導体膜の一方であることを特徴とする請求項3に記載の半導体基板。

【請求項5】前記応力発生膜上の前記半導体基板の厚さ /(前記応力発生膜上の前記半導体基板の厚さ+前記応 力発生膜の厚さ)の比が0.1以上0.9以下であることを特徴とする請求項3に記載の半導体基板。

【請求項6】半導体からなる半導体基板であって、内部 に空洞を有し、かつ前記空洞の内部に前記半導体からな る柱が存在することを特徴とする半導体基板。

【請求項7】前記空洞上の半導体基板の厚さを t、前記柱から最も近い前記半導体からなる領域と前記柱との間の距離をw、前記半導体のヤング率を $E(N/\mu m^2)$ 、前記空洞上の前記半導体基板にかかる荷重を $P(N/\mu m^2)$ とした場合に、 $w \le t$ (E/0. 0568P)1/4の条件を満たすことを特徴とする請求項6に記載の半導体基板。

【請求項8】前記半導体からなる領域は、前記空洞の端部および前記空洞内に存在する前記柱とは別の前記半導体からなる柱の一方であることを特徴とする請求項6に30記載の半導体基板。

【請求項9】請求項1ないし8のいずれか1項に記載の 半導体基板と、

前記半導体基板の前記空洞、前記絶縁部材および前記応力発生膜のいずれかの上の半導体領域上に形成された半 導体素子とを含むことを特徴とする半導体装置。

【請求項10】前記半導体素子はMOSトランジスタであることを特徴とする請求項9に記載の半導体装置。

【請求項11】基板の内部に複数の球状の空洞を3次元的に周期的に配列してなることを特徴とする3次元周期 40 構造体。

【請求項12】前記複数の球状の空洞は、前記基板の深さ方向に関しては同一線上に等間隔で配列され、前記基板内の同一平面内に関しては格子状に配列されていることを特徴とする請求項11に記載の3次元周期構造体。

【請求項13】前記複数の球状の空洞は実質的に全て同じサイズであることを特徴とする請求項11に記載の3次元周期構造。

【請求項14】前記複数の球状の空洞はサイズが異なる 複数の球状の空洞を含み、前記基板の深さ方向に関して 50 2

は複数の同じサイズの空洞が同一線上に等間隔で配列され、前記基板内の同一平面内に関しては複数のサイズの 異なる空洞が格子状に配列されていることを特徴とする 請求項11に記載の3次元周期構造体。

【請求項15】前記基板は、シリコン基板であることを 特徴とする請求項11に記載の3次元周期構造体。

【請求項16】前記空洞は、角の取れた多面体で構成されていることを特徴とする請求項11に記載の3次元周期構造体。

【請求項17】前記空洞の内部に水素が存在することを 特徴とする請求項11に記載の3次元周期構造体。

【請求項18】請求項11に記載の3次元周期構造体と、

この3次元周期構造体と繋がった半導体素子とを含むことを特徴とする半導体装置。

【請求項19】半導体基板と、前記半導体基板内に組み込まれ、半導体元素から形成され、上面、側面および底面の周囲が空間である、光を通す導波路とを含むことを特徴とする半導体装置。

【請求項20】前記半導体元素は、前記半導体基板を構成する半導体元素と同じであることを特徴とする請求項19に記載の半導体装置。

【請求項21】内部に平板状の空洞を有する半導体基板

前記空洞上の前記半導体基板の表面に形成された受動素 子とを含むことを特徴とする半導体装置。

【請求項22】前記受動素子は、インダクタおよびキャパシタの少なくとも一方であることを特徴とする請求項21に記載の半導体装置。

【請求項23】冷却構造を含む半導体基板であって、前記冷却構造は前記半導体基板を貫通し、冷媒を流すための複数の冷却パイプを含むことを特徴とする半導体基板 【請求項24】半導体基板の表面に複数の第1のトレンチを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数 の第1のトレンチを1つの平板状の空洞に変える工程と を含むことを特徴とする半導体基板の製造方法

【請求項25】前記平板状の空洞を形成した後、前記半 導体基板の表面に前記平板状の空洞に達する第2のトレ ンチを形成する工程と、

前記第2のトレンチおよび前記平板状の空洞の内部を絶 縁膜で埋め込む工程とをさらに含むことを特徴とする請 求項24に記載の半導体基板の製造方法。

【請求項26】前記平板状の空洞を形成した後、熱酸化により前記平板状の空洞の内面に酸化膜を形成することを特徴とする請求項24に記載の半導体基板の製造方

【請求項27】前記第2のトレンチを形成した後、熱酸化により前記平板状の空洞の内面に酸化膜を形成することを特徴とする請求項25に記載の半導体基板の製造方

50

3

法。

【請求項28】半導体基板の表面に、複数の第1のトレンチを形成するとともに、前記第1のトレンチよりも開口面が広い第3のトレンチを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数の第1のトレンチと前記第3のトレンチとを、平板状の空間領域を有し、かつ前記半導体基板の表面に開口面を有する閉じていない1つの空洞に変える工程と、

前記空洞の内部を絶縁膜で埋め込む工程とを含むことを 特徴とする半導体基板の製造方法

【請求項29】前記第1のトレンチの間隔をD、前記第1のトレンチの開口面の面積と同じ面積を有する円の半径をRとした場合に、D<4Rとなるように、前記複数の第1のトレンチを配列形成することを特徴とする請求項24ないし28のいずれか1項に記載の半導体基板の製造方法。

【請求項30】前記第1のトレンチのアスペクト比が 2.5以上であることを特徴とする請求項24ないし2 8のいずれ1項に記載の半導体基板の製造方法。

【請求項31】前記半導体基板の前記空洞上の半導体領 20 域にMOSトランジスタを形成する工程をさらに含むことを特徴とする請求項24ないし30のいずれか1項に記載の半導体基板の製造方法。

【請求項32】半導体基板の表面にアスペクト比が5以上の複数の第1のトレンチおよびアスペクト比が4以下の複数の第4のトレンチを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数の第1のトレンチを1つの空洞に変え、かつ前記複数の第4のトレンチを消滅させ、これらの第4のトレンチおよび前記空洞が形成された領域を含む前記半導体基板の 30 表面を平坦にする工程とを含むことを特徴とする半導体基板の製造方法

【請求項33】半導体基板の表面に複数のトレンチを形成する工程と、

前記半導体基板に第1の熱処理を施すことによって、前記複数の第1のトレンチを1つの空洞に変える工程と、前記半導体基板に第2の熱処理を施し、前記空洞の内部の圧力を変えることによって、前記半導体基板が存在する雰囲気の圧力と前記空洞の内部の圧力との差を小さくする工程とを含むことを特徴とする半導体基板の製造方 40 法

【請求項34】前記第1の熱処理を高温・減圧下で行い、前記第2の熱処理を低温・高圧下で行うことを特徴とする請求項33に記載の半導体基板の製造方法。

【請求項35】前記第1の熱処理を1100℃以上の高温下で行うことを特徴とする請求項33に記載の半導体基板の製造方法。

【請求項36】前記第2の熱処理は、水素濃度が100%の雰囲気中で行うことを特徴とする請求項33に記載の半導体基板の製造方法。

1

【請求項37】前記第2の熱処理は、大気圧以上の髙圧下で行うことを特徴とする請求項33に記載の半導体基板の製造方法。

【請求項38】前記第1の熱処理と前記第2の熱処理が 連続工程であることを特徴とする請求項33に記載の半 導体基板の製造方法。

【請求項39】半導体基板の表面に複数の第1のトレンチを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数 の第1のトレンチを1つの平板状の空洞に変える工程 と、

前記半導体基板に前記空洞に達する第2の溝を形成する 工程と、

熟酸化法により前記空洞の内面に、前記空洞の上の前記 半導体基板内に引っ張り応力を発生させるための熟酸化 膜を形成する工程とを含むことを特徴とする半導体基板 の製造方法

【請求項40】半導体基板の表面に複数の第1のトレンチを形成する工程と、

前記半導体基板を構成する第1の半導体元素とは異なる 第2の半導体元素を含む第1の半導体膜を、前記複数の 第1のトレンチを含む前記半導体基板の表面に形成する 工程と

前記半導体基板に第1の熱処理を施すことによって、前記複数の第1のトレンチを1つの平板状の空洞に変える工程と、

前記半導体基板に前記空洞に達する第2の溝を形成する 工程と、

前記半導体基板に第2の熱処理を施すことによって、前記空洞の内面に、前記空洞の上の前記半導体基板内に引っ張り応力を発生させるための、前記第1および第2の半導体元素を含む第2の半導体膜を形成する工程とを含むことを特徴とする半導体基板の製造方法

【請求項41】半導体基板の表面に複数の第1のトレン チを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数の第1のトレンチをそれぞれ複数の球状の空洞に変える工程とを含むことを特徴とする3次元周期構造体の製造方法。

【請求項42】前記熱処理を1100℃以上の髙温下、水素濃度が100%の減圧下の雰囲気中で行うことを特徴とする請求項41に記載の3次元周期構造体の製造方法。

【請求項43】半導体基板の表面に複数のトレンチを形成する工程と、

前記半導体基板に熱処理を施すことによって、前記複数 のトレンチを1つの平板状の空洞に変える工程と、

前記半導体基板をエッチングし、前記空洞上の前記半導体基板の一部を選択的に残して、上面、側面および底面 の周囲が空間である、光を通す導波路としての半導体領

を前記半導体基板に組み込むように形成する工程とを含むことを特徴とする半導体基板の製造方法。

【請求項44】前記第1のトレンチの深さ方向に垂直な平面による、前記第1のトレンチの断面積は、前記第1のトレンチの底面以外のところで最小となることを特徴とする請求項24または28に記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、SOI構造と同様 10 の効果を有する半導体基板およびその製造方法、ならびに同半導体基板を用いた半導体装置等に関する。

[0002]

【従来の技術】近年、DRAM等の電子デバイスにおいては、よりいっそうの高速化や省電力化が求められている。高速化や省電力化を実現するための1つの手段として、通常用いられているシリコン基板(バルクシリコン基板)の代わりに、SOI(Silicon On Insulator)基板を用いることがあげられる。

【0003】SOI基板は絶縁領域上にシリコン領域が 20 存在するという構造を持った基板であって、その形成方法にはいくつもの種類があり、例えば貼り合わせ法、SIMOX (Separation by IMplanted OXygen) 法、ELTRAN (Epitaxial LayerTRANsfer) 法などがある。

【0004】しかしながら、従来のSOI基板の形成方法はコストがかかるため、DRAM等の民生用電子デバイスには向いていなという問題があった。さらに、欠陥の少ないシリコン領域(素子形成領域)を形成することが困難であるため、バルクシリコン基板を用いた場合に比べて、十分な信頼性が得られないという問題もあった

[0005]

【発明が解決しようとする課題】上述の如く、電子デバイスのさらなる高性能化は、SOI基板を用いることにより実現可能であるが、コストや信頼性の点で問題があった。

【0006】本発明は、上記事情を考慮してなされたもので、その代表たる目的は、コストの上昇や、信頼性の低下を招かずに形成できるSOI構造と同様の効果を有する半導体基板およびその製造方法を提供することにあ 40 る。また、本発明は、同半導体基板・製造方法の応用に係る装置・製法を提供することも目的としている。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば下 記の通りである。

【0008】上記目的を達成するために、本発明に係る 半導体基板は、半導体基板中に平板状の空洞(ESS: Emt y Space Silicon)が設けられていることを特徴とす る。空洞は最初の誘電率1を有する絶縁物であり、究極 50 6

のSOI構造といえるSON (Silicon ON Nothing) 構造が可能となる。

【0009】ここで、半導体基板のほぼ全体に空洞を設ける必要なく(なお、全体に設けると半導体基板が空洞の上下で分断されるので意味はない)、必要なところだけ、具体的にはSOI基板のメリットを享受したいところだけで十分である。

【0010】また、本発明に係る他の半導体基板は、半 導体基板中に平板状の絶縁部材が部分的に設けられてい ることを特徴とする。

【0011】本発明に係る半導体基板の製造方法は、半 導体基板の表面に複数の第1のトレンチを形成する工程 と、前記半導体基板に熱処理を施すことによって、前記 複数の第1のトレンチを1つの平板状の空洞に変える工 程とを有することを特徴とする。

【0012】また、本発明に係る他の半導体基板の製造方法は、半導体基板の表面に、複数の第1のトレンチを形成するとともに、前記第1のトレンチよりも開口面が広い第3のトレンチを形成する工程と、前記半導体基板に熱処理を施すことによって、前記複数の第1のトレンチと前記第3のトレンチとを、平板状の空間領域を有し、かつ前記半導体基板の表面に開口面を有する閉じていない1つの空洞に変える工程と、前記空洞の内部を絶縁膜で埋め込む工程とを有することを特徴とする。

【0013】これらの半導体基板の製造方法の好ましい形態は以下の通りである。

【0014】(1) 平板状の空洞を形成した後、半導体基板の表面に平板状の空洞に達する第2のトレンチを形成する工程と、第2のトレンチおよび平板状の空洞の内部を絶縁膜で埋め込む工程とをさらに有する。

【0015】(2) 平板状の空洞を形成した後、熱酸化により平板状の空洞の内面に酸化膜を形成する。この後、必要に応じて上記(1)の工程を行う。

【0016】(3)第1のトレンチの最短の間隔をD、第1のトレンチの開口面の面積と同じ面積を有する円の半径をRとした場合に、D<4Rとなるように、複数の第1のトレンチを配列形成する。

【0017】(4) 半導体基板としてシリコン基板を用いる。

【0018】(5)上記(4)において、減圧下かつSiO2が還元される雰囲気で空洞を形成するための熱処理を行う。

【0019】(6)上記(4)において、減圧下かつ水素雰囲気で空洞を形成するための熱処理を行う。

【0020】(7)上記(4)において、滅圧下かつ1000以上1200℃以下で空洞を形成するための熱処理を行う。

[0021] 本発明の如き構成の半導体基板であれば、 本発明の半導体基板の製造方法により、コストの上昇や 信頼性の低下を招かずにSOIと同様の機能を有する構

造を形成することができる。

【0022】コストの上昇を防止できる理由は、半導体基板に形成した複数のトレンチを熱処理によって1つの空洞に変えるというシンプルなプロセスにより、SOI 構造の絶縁領域を形成しているからである。

【0023】上記のように熱処理による表面マイグレーションを利用して単結晶領域を形成できるため、初期の基板として多少の欠陥を含んだシリコン基板を使用することができる。この結果、ウェハコストを削減できる。すなわち、従来のSOI基板に比べても勿論のこと、バ 10 ルク基板に形成した従来のトランジスタと比べても、コストを抑えることができる可能性がある。

【0024】また、この方法では、複数のトレンチを形成した領域がSOI構造となるため、所望の領域のみSOI構造とすることができる。したがって、SOI構造が必要とされる領域のみをSOI構造を形成することで、コストの上昇をさらに抑制でき、またデバイス設計の自由度も高くなる。

【0025】信頼性の低下を防止できる理由は、上記複数のトレンチから1つの空洞への形状変化が、半導体基 20板の表面エネルギーを極小にするように生じる半導体の表面マイグレーションによるものであるため、素子を形成する半導体領域の結晶性が通常の単結晶半導体と同程度となるからである。

【0026】本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。

[0027]

【発明の実施の形態】以下、図面を参照しながら本発明の実施の形態(以下、実施形態という)を説明する。 【0028】(第1の実施形態)図1は、本発明の第1の実施形態に係る平板状の空洞(ESS: Empty Spacein Silicon)を有するシリコン基板、すなわち究極のSOI基板といえるSON(Silicon On Nothing)基板の

形成方法を示す断面図である。

【0029】まず、図1(a)示すように、単結晶のシリコン基板1上にマスク材2を形成し、その上にフォトレジストパターン3を形成する。マスク材2については後で説明する。

【0030】次に図1(b)に示すように、フォトレジ 40 ストパターン3をマスクとして、異方性エッチング例え ばRIEによりマスク材2をパターニングし、マスク材 2にフォトレジストパターン3のパターンを転写する。

【0031】次に図1(c)に示すように、フォトレジストパターン3を炭化して剥離した後、マスク材2をマスクとして異方性エッチング例えばRIEによりシリコン基板をパターニングして、シリコン基板の表面に複数のトレンチ4を2次元的に配列形成する。

【0032】ここで、トレンチ4の半径は0.2 μ m、 り、D<4Rとした場合、平板状の空洞を形成すること深さは2 μ m、トレンチ4の最短の間隔(後述の図3参 50 ができることが分かった。なお、4R \leq D \leq 4.5Rの

8

照)は 0.8μ mである。トレンチ4のレイアウトについては後で説明する

また、マスク材 2 は、異方性エッチングによるシリコン 基板 1 のパターニングの際にシリコンよりもエッチング レートが十分に遅い材料が望ましく、例えば異方性エッ チングにRIEを用いた場合には、シリコン酸化膜、ま たはシリコン窒化膜とシリコン酸化膜との積層膜などが 適している。

【0033】次にマスク材2を除去した後、滅圧下(大気圧よりも低い圧力)の非酸化性雰囲気、好ましくはSiO2を還元する雰囲気、例えば1100℃、10Torrの100%水素雰囲気中にて高温アニールを行うことにより、図1(d)を経て図1(e)に示すように、各トレンチ4の開口面が閉ざされて空洞が形成され、さらに各トレンチ4にて形成された空洞同士が一体化することによって、シリコン基板1の内部に1つの平板状の空洞5が形成される。ここでは、熱処理温度を1100℃としたがそれよりも高くても良い。

【0034】この形状変化は、シリコン基板1の表面のシリコン酸化膜が除去された後、表面エネルギーを最小にするように生じるシリコンの表面マイグレーションによるものてある。

【0035】ここで、平板状の空洞が形成されるか否かは、初期のトレンチ4のレイアウトによって決まる。本実施形態のようにトレンチ4の最短の間隔が $0.8\mu m$ の場合には、図1(e)に示したように、それぞれのトレンチ4の底にて形成される空洞同士が一体化して、大きな平板状の空洞が形成される。しかし、トレンチ4の最短の間隔が $0.9\mu m$ の場合には、図2に示すように、それぞれのトレンチ4において球状の空洞6が形成されるだけである。

【0036】トレンチ4のレイアウトについて平面図を用いてさらに詳細に説明する。図3は、トレンチ4のレイアウトを示す平面図である。図3の各トレンチ4のレイアウトの右にはそれから形成される平板状の空洞5の平面図のW-W'断面図は図1(c)の断面図に相当し、各平板状の空洞5の平面図のW-W'断面図は図1(e)の断面図に相当する。

【0037】図において、Dはトレンチ4の間隔、Rはトレンチ4の半径を示している。なお、空洞5の短辺方向の寸法は例えば 100μ m程度である。また、空洞5の長辺方向の最大寸法はチップのそれと同程度であり、一方最小寸法はロジック部のMOSトランジスタ領域のそれと同程度である。

【0038】本発明者らの研究によれば、D>4.5R とした場合、平板状の空洞を形成することができず、各 トレンチの下部にて球状の空洞が形成されるのみであ り、D<4Rとした場合、平板状の空洞を形成すること ができることが分かった。なお、4R<D<4.5Rの

場合には、平板状の空洞を形成することができたり、で きなかったりする。

【0039】したがって、図3に示した各トレンチのレ イアウトにおいて、D<4Rと設定することにより、各 トレンチ4の底で形成される空洞が一体化して、初期に トレンチ4の形成されていた領域下に平板状の空洞5を 選択的に形成することができる。

【0040】すなわち、本実施形態によれば、平板状の 空洞5を形成したい領域のみに、D<4Rを満たすよう にトレンチ4をレイアウトしておくことで、その領域下 □ のみに平板状の空洞5を形成することができ、ウェハ面 内において部分的に平板状の空洞(誘電体領域)を有す るシリコン基板を形成することができる。

【0041】これは、ウェハ面内の所望の領域のみをS ○Ⅰ構造にできることを意味し、その領域では高速性、 低消費電力などSOI基板のメリットを享受することが できる。したがって、高価な基板であるSOI基板を用 いずに、SOI基板のメリットを享受することができ る。

【0042】しかも、SIMOXやELTRAN等のS 20 ○Ⅰ基板とは異なり、素子を形成するシリコン領域に欠 陥を生じさせることはない。何故なら、トレンチの表面 エネルギーを最小にするように生じるシリコンの表面マ イグレーションによって、空洞を形成しているので、素 子を形成するシリコン領域の結晶性は通常の単結晶シリ コンと同程度となるからである。

【0043】このような平板状の空洞を設ける部分とし ては、例えば図4に示すように、高速性、低消費電力が 要求される、DRAM/LOGIC混載のLOGIC部 の基板中があげられる。

【0044】なお、RIEにより複数のトレンチ4を形 成した場合には、複数のトレンチ4を平板状の空洞に形 状変化させるための熱処理を行う直前に、複数のトレン チ4の内面に厚さ10nm程度の熱酸化膜を形成した 後、その熱酸化膜を除去することが望ましい。このよう な熱酸化膜の形成と除去によって、RIEにより生じた シリコン基板1のダメージを十分に除去することができ

【0045】なお、本実施形態では、トレンチ4の開口 面の形状が円の場合について説明したが、矩形の場合で 40 も同様の結果が得られる。この場合のRは、その矩形の 面積と同じ面積の円の半径となる。矩形以外の他の形状 の場合についても同様である。

【0046】また、マスク材2を除去せずに熱処理を行 っても、同様に平板状の空洞5を形成することができ る。ただし、平坦化されたシリコン基板1の表面を利用 するためには、基板表面の平坦化も同時に行えるマスク 材2の除去後の熱処理のほうが望ましい。マスク材2を 除去しないで熱処理を行っても、その後CMP (Chemic al Mechanical Polishing) 工程を追加することによっ 50 ンチを1つの平板状の空洞に変えるというシンプルかつ

10

て表面を平坦にすることはできる。

【0047】また、平板状の空洞上の基板表面は、その 他の基板表面に対して少し下がっている。その理由は、 各トレンチの底で形成される空洞の体積が初期のトレン チの体積よりも小さくなり、先に形成する複数のトレン チの体積に対して、形成される平板状の空洞の体積を差 し引いた分だけ、基板表面が下がるからだと考えられ る。なお、平板状の空洞上の基板表面は平坦である。

【0048】これは、平板状の空洞をDRAM/LOG IC混載のLOGIC部に適用することを考えると、D RAM部とLOGIC部との境界部分に段差が生じるこ とを意味している。すなわち、本発明を適用したDRA M/LOGIC混載であるか否かは、DRAM部としO GIC部との境界部分に段差があるか否かである分か る。他のデバイスでも同様の段差は生じる。

【0049】上記段差は、R=0.2μm、D=0.8 μ mの場合には、 0.1μ m以下となる。この程度の段 差であれば問題なく露光できる。今の技術では 0.2μ m以下であれば問題なく露光できる。

【0050】段差の影響を軽減する具体的な方法につい て述べる。光露光の場合、段差上ではマスク(レクチ ル) のパターンよりも細いパターンがレジストに転写さ れるので、マスク(レクチル)の段差上に対応した部分 のパターンについては、予め細くなる分を見込んで幅広 のパターンとすると良い。他の方法としては、電子ビー ム露光を用いることがあげられる。何故なら、電子ビー ム露光は光露光に比べて段差の影響を受けにくいからで

【0051】上述したように、ある程度の段差であれば そのまま残しておいても問題はないが、その影響を無視 できない場合には、平板状の空洞を形成する前に、空洞 の形成領域以外の領域を予め低下する分だけ掘り下げて おくか、あるいは平板状の空洞を形成した後に低下した 分だけ空洞の形成領域上のみを持ち上げるか、あるいは 全面をCMPにより研磨して表面を平坦化すれば良い。

【0052】予め低下する分だけ掘り下げる場合には、 例えば平板状の空洞の形成領域をマスク例えば酸化膜で 覆った状態で、RIE法により平板状の空洞を形成しな い領域を選択的にエッチングしてその表面を後退させ

【0053】一方、低下した分だけ持ち上げる場合に は、例えば平板状の空洞の形成領域以外をマスクで覆っ た状態で、ジクロロシランと塩酸を用いたSiの選択エ ピタキシャル成長を行えば良い。

【0054】また、高温・長時間の熱処理によって平板 状の空洞を形成すれば、表面全体を平坦にすることが可 能である。

【0055】以上述べたように、本実施形態によれば、 シリコンの表面マイグレーションによって、複数のトレ ダメージフリーなプロセスにより、誘電体領域が空洞の SOI構造を実現できる。したがって、本実施形態によ れば、コストの上昇や信頼性の低下を招かずに、SOI 構造を有するシリコン基板を提供できるようになる。

【0056】また、平板状の空洞の位置および大きさ は、複数のトレンチの位置および大きさによって制御で きるので、シリコン基板中の所望の領域に所望の大きさ のSOI構造を容易に導入することができる。

【0057】なお、本実施形態では、シリコン基板中に 1つの平板状の空洞を形成する例について説明したが、 シリコン基板中に複数の平板状の空洞を形成しても良 11

【0058】 (第2の実施形態) 図5~図7は、本発明 の第2の実施形態に係るMOSトランジスタの製造方法 を示す断面図である。なお、以下の図において、前出し た図と同一符号は同一部分または相当部分を示し、その 詳細な説明は省略する。

【0059】本実施形態では、シリコン基板中に平板状 の空洞を形成し、この平板状の空洞上にMOSトランジ スタを製造する場合について説明する。

【0060】まず、図1(a)~図1(e)に示した第 1の実施形態と同様の方法により、図5 (a) に示すよ うに、シリコン基板1内に平板状の空洞5を形成する。 【0061】次に図5(b)に示すように、シリコン基 板1上にシリコン酸化膜7、シリコン窒化膜8、フォト レジストパターン9を順次形成する。

【0062】ここで、フォトレジストパターン9は、そ の開口部の少なくとも一部が空洞形成領域上に来るよう にレイアウトされている。図には、開口部の全体が空洞 形成領域上に来るようにレイアウトされている例が示さ 30 れている。

【0063】次に図5(c)に示すように、フォトレジ ストパターン9をマスクとして、異方性エッチング例え ばRIEによりシリコン窒化膜8、シリコン酸化膜7を 順次パターニングし、フォトレジストパターン9のパタ ーンをシリコン窒化膜8、シリコン酸化膜7に転写す る。

【0064】次に図5(d)に示すように、フォトレジ ストパターン9を炭化して剥離した後、シリコン窒化膜 8、シリコン酸化膜7をマスクにしてシリコン基板1を 40 異方性エッチング例えばRIEによりパターニングし、 平板状の空洞5まで繋がるトレンチ10を形成する。

【0065】次に図6(e)に示すように、熱酸化によ り平板状の空洞5の内面にシリコン熱酸化膜11を形成 する。次に同(e)に示すように、平板状の空洞5およ びトレンチ10の内部を埋め込むように、シリコン酸化 膜12を全面に堆積した後、平板状の空洞5およびトレ ンチ10の外部の不要なシリコン酸化膜をCMPにより 除去して表面を平坦化する。このとき、平板状の空洞5

12

く、少なくともトレンチ10を完全に埋め込むだけでも 充分である。

【0066】次に図6(f)に示すように、素子分離 (STI) を形成するためのフォトレジストパターン1 3を形成した後、これをマスクとしてシリコン窒化膜 8、シリコン酸化膜7を異方性エッチング例えばRIE により順次パターニングし、フォトレジストパターン1 3のパターンをシリコン窒化膜8、シリコン酸化膜7に 転写する。

【0067】次に図6(g)に示すように、フォトレジ ストパターン13を炭化して剥離した後、シリコン窒化 膜8、シリコン酸化膜7をマスクにしてシリコン基板1 を異方性エッチング例えばRIEによりパターニングし て、素子分離トレンチ14を形成する。このとき、平板 状の空洞4の内面に形成した熱酸化膜11がRIEスト ッパーとして働く。

【0068】次に図6(h)に示すように、熱酸化によ り素子分離トレンチ14の側面にシリコン熱酸化膜15 を形成した後、素子分離トレンチ14内にシリコン酸化 膜16を埋め込み形成し、表面を平坦にする。

【0069】素子分離トレンチ14の埋め込みは、例え ば素子分離トレンチ14の内部を充填するようにシリコ ン酸化膜16を全面にCVDにより堆積した後、素子分 離トレンチ14の外部の不要なシリコン酸化膜16をC MPにより除去することによって行う。

【0070】次に図7(i)に示すように、シリコン窒 化膜8、シリコン酸化膜7を除去する。シリコン窒化膜 8 は加熱H3 PO4 溶液、シリコン酸化膜7は弗酸溶液 を用い除去する。

【0071】次に図7(j)に示すように、シリコン基 板1の表面を熱酸化して、その表面にゲート酸化膜17 を形成する。上記熱酸化は、例えば、900℃、酸素と HC1との混合ガス雰囲気中で行う。ここでは、ゲート 絶縁膜として、酸化膜を用いたが、タンタルオキサイド 膜、オキシナイトライド膜等の他の絶縁膜を用いても良

【0072】次に図7(k)に示すように、基板全面に 導電性膜を成膜し、これをパターニングしてゲート電極 18を形成する。

【0073】導電性膜としては、例えば多結晶シリコン 膜、多結晶シリコン膜と金属シリサイド膜との積層膜、 金属膜があげられる。上記各多結晶シリコン膜は不純物 を含んだもので、アンドープの多結晶シリコン膜よりも 低抵抗のものである。

【0074】多結晶シリコン膜を用いた場合には多結晶 シリコンゲート、多結晶シリコン膜と金属シリサイド膜 との積層膜を用いた場合にはポリサイドゲート、金属膜 を用いた場合にはメタルゲートのMOSトランジスタが それぞれ形成されることになる。メタルゲートの場合に の内部を完全にシリコン酸化膜12で埋め込む必要はな 50 はいわゆるダマシンゲートを採用すると良い(A. Yagis

hita et al. 1EDM1998 p. 785).

【0075】次に図7(k)に示すようにゲート電極15をマスクにしてシリコン基板1に不純物イオンを注入した後、上記不純物イオンを活性化するためのアニールを行って、浅くて低濃度の拡散層(エクステンション)19,20を形成する。

【0076】最後に、図7(1)に示すように、公知の技術(側壁残し)によりゲート側壁絶縁膜21を形成し、このゲート側壁絶縁膜21とゲート電極18をマスクにしてシリコン基板1に不純物イオンを注入した後、10上記不純物イオンを活性化するためのアニールを行って、ソース拡散層22およびドレイン拡散層23を形成することでLDD構造のMOSトランジスタが完成する。

【0077】なお、図7(k)の工程のアニールを省略し、図7(1)の工程のアニールで不純物イオンの活性化をまとめて行っても良い。

【0078】さらに、本実施形態では、トレンチ10および素子分離トレンチ14を形成する際に、シリコン窒化膜8、シリコン酸化膜7からなるマスク材を用いたが、シリコンとのエッチングにおける選択比を考慮して、シリコン酸化膜7、シリコン窒化膜8、シリコン酸化膜7からなるマスク材を用いることが望ましい。

【0079】上記実施形態で説明したMOSトランジス 夕は、例えばDRAM/LOGIC混載のLOGICを 構成するMOSトランジスタに用いると良い。この場 合、LOGIC領域では高速性、低消費電力などSOI のメリットを享受できる。

【0080】ここで、LOG.IC領域のMOSトランジスタの製造プロセスは、DRAM領域のMOSトランジ30スタのそれと比べて、複数のトレンチを形成するためのエッチング工程と、複数のトレンチを1つの平板状の空洞に変える熱処理工程とが多いだけ、両者の製造プロセスは基本的に同じである。

【0081】したがって、従来のDRAM/LOGIC 混載の製造プロセスをほぼそのまま踏襲できるので、L OGIC領域では高速性、低消費電力などSOIのメリットを享受できるDRAM/LOGIC混載を容易に実 現することができる。

【0082】 (第3の実施形態) 図8は、本発明の第3 40の実施形態に係るMOSトランジスタの製造方法を示す断面図である。第2の実施形態では平板状の空洞をシリコン酸化膜で埋め込む方法について説明したが、本実施形態では平板状の空洞をシリコン酸化膜で埋め込まず、空洞の状態のまま残す方法について説明する。

【0083】まず、図8(a)に示すように、図1 (a)~図1(e)に示した第1の実施形態と同様の方 法により、シリコン基板1内に平板状の空洞5を形成す

【0084】次に図8(b)に示すように、熱酸化によ 50 00℃、10Torrの100%水素雰囲気中にて髙温

14

り平板状の空洞5の内面およびシリコン基板の表面にシリコン熱酸化膜24を形成する。上記熱酸化は、例えば900℃、酸素とHClとの混合ガス雰囲気中で行う。シリコン熱酸化膜22は、後工程において、図6(g)で示したようにRIE時におけるストッパーとしての役割を果たす。

【0085】次に図8(c)に示すように、シリコン基板1上にシリコン熱酸化膜24を介してシリコン窒化膜25を形成した後、その上に素子分離(STI)を形成するためのフォトレジストパターン26を形成する。

【0086】次に図8(d)に示すように、フォトレジストパターン26をマスクとして、シリコン窒化膜25、シリコン熱酸化膜24を異方性エッチング例えばRIEにより順次パターニングし、フォトレジストパターン26のパターンをシリコン窒化膜25、シリコン熱酸化膜24に転写する。

【0087】次にフォトレジストパターン21を剥離した後、第2の実施形態で示した図6(f)以降の工程と同様の工程を経て、図9に示すLDD構造のMOSトランジスタが完成する。

【0088】本実施形態でも第2の実施形態と同様な効果を得ることができ、さらに本実施形態では平板状の空洞5をシリコン酸化膜で埋め込む工程がないので、プロセスの簡略化を図れるという効果も得られる。

【0089】(第4の実施形態)図10は、本発明の第4の実施形態に係るMOSトランジスタの製造方法を示す工程断面である。

【0090】まず、図10(a)に示すように、シリコン基板1上にマスク材2、フォトレジストパターン27を順次形成する。

【0091】ここで、フォトレジストパターン27が、第1の実施形態の図1(a)のフォトレジストパターン3と異なる点は、複数のトレンチ4に対応したパターン(開口部)の他に、そのパターンの近傍に、開口面の面積がトレンチ4よりも広いトレンチに対応したパターン(開口部)を有していることである。

【0092】次にフォトレジストパターン27をマスクとして、異方性エッチング例えばRIEによりマスク材2をパターニングし、フォトレジストパターン27のパターンをマスク材2に転写し、その後フォトレジストパターン27を炭化して剥離する。

【0093】次に図10(b)に示すように、マスク材2をマスクとして異方性エッチング例えばRIEによりシリコン基板をパターニングして、シリコン基板の表面に複数のトレンチ4およびこれらのトレンチ4の近傍にそれらよりも開口面の面積が広いトレンチ28を形成する

【0094】次に図10(c)に示すように、マスク材2を剥離した後、減圧下の非酸化性雰囲気、例えば11 00℃ 10 Torrの100%水素雰囲気中にて高温 アニールを行うことにより、複数のトレンチ4およびト レンチ28を、平板状の空間領域を有し、かつ基板表面 に開口面を有する閉じていない1つの空洞5'に変え る。

【0095】ここでは、複数のトレンチ4に関しては、 第1の実施形態で示したように、シリコンの表面マイグ レーションによる形状変化を利用しているため、各トレ ンチ4の底部で球形の空洞が形成され、その結果として 平板状の空洞が形成されるが、大きいトレンチ28の下 部ではその角部のみ丸まるだけである。

【0096】図12に、トレンチ4のレイアウトおよび 空洞の平面図を示す。これは図3に対応する図であり、 図12の左側の平面図 (トレンチレイアウト) は図3の 左側の平面図(トレンチレイアウト)に相当し、図12 の右側の平面図(平板状の空洞)は図3の右側の平面図 (平板状の空洞) に相当する。

【0097】ここで、大きなトレンチ28は、以下で示 すように空洞5の内面酸化用のトレンチであるため、そ の個数は1つ以上であれば良く、またその位置は、複数 のトレンチ4の形状変化によって得られる平板状の空洞 20 と繋がれば良いため、図12に示した位置に限定される ものではなく、複数のトレンチ4の近傍であれば任意で ある。そして、大きなトレンチ28の断面形状も任意で ある。

【0098】次に図10(d)に示すように、空洞5' の内面にシリコン熱酸化膜11を形成した後、空洞5' を充填するように、シリコン酸化膜12を全面に堆積す る。

【0099】次に図11(e)に示すように、空洞5' の外部の不要なシリコン酸化膜12をCMPにより除去 30 して表面を平坦化する。

【0100】次に図11(f)に示すように、シリコン 酸化膜29、シリコン窒化膜30、素子分離トレンチ (STI) を形成するためのフォトレジストパターン3 1を基板上に順次形成する。

【0101】次に図11(g)に示すように、フォトレ ジストパターン31をマスクとして、シリコン窒化膜3 O、シリコン酸化膜29を異方性エッチング例えばRI Eにより順次パターニングし、フォトレジストパターン 31のパターンをシリコン窒化膜30、シリコン酸化膜 40 29に転写する。

【0102】次にフォトレジストパターン31を炭化し て剥離した後、第2の実施形態で示した図6 (f) 以降 の工程と同様の工程を経て、図13に示すLDD構造の MOSトランジスタが完成する。

【0103】(第5の実施形態)本実施形態では、第1 ~第4の実施形態に適用可能な改善技術について説明す る。上述した平板状の空洞を有するシリコン基板(SO N基板)の形成方法においては、その形成方法上どうし ても空洞5の形成領域の端部に段差が生じてしまう(図 50 し、シリコン基板1中に板状の空洞5が形成される。こ

16

14参照)。

【0104】上記段差は、空洞5上のシリコン基板1上 にデバイスを作製しようとした際に問題となる。例え ば、段差をまたいで電極となる金属膜をパターニングす る際には、設計通りにパターニングできず、その結果と して配線のショートやオープン等の問題が起こる。さら に、酸化処理を行う際には、段差付近の基板内に応力が 生じ、結晶欠陥等の問題が起こる。

【0105】この種の段差を解消する方法としては、例 10 えば、СМР法またはRIE法を用いて表面を平坦化す る方法が考えられる。後者の方法は、表面が低い方の領 域を酸化膜などのマスク膜で覆った状態で、表面が高い 方の領域をRIE法によりエッチングし、段差を解消す るという方法である。しかし、いずれもの方法も段差を 解消するために、一つ以上の工程を別に追加する必要が あり、工程数の増加、作製プロセスの複雑化を招いてし

【0106】そこで、本発明では、空洞5を形成しない 領域にも、予めアスペクト比の小さな複数のトレンチを 配列形成しておく。このとき形成するトレンチは、トレ ンチの下部に空洞が形成できないようなアスペクト比の 小さなトレンチ(ダミートレンチ)であり、その密度 は、予測される段差を解消できるように設計する。この ように設計されたトレンチを予め形成しておくことで、 空洞5の形成領域端部の段差を容易に解消することがで きる。

【0107】以下、図15を参照しながら上記改善技術 を用いたSON基板の形成方法について説明する。

【0108】まず、図15 (a) に示すように、第1の 実施形態と同様に、シリコン基板1上にマスク材2、フ ォトレジストパターン3を形成し、フォトレジストパタ ーン3をマスクとしてマスク材2をエッチングし、マス ク材2にフォトレジストパターン3のパターンを転写す る。

【0109】次に図15(b)に示すように、フォトレ ジストパターン3を剥離した後、マスク材2をマスクと してシリコン基板1をパターニングして、トレンチ4, 4'を配列形成する。ここで、トレンチ4,4'のアス ペクト比は互いに異なっており、同様に密度も互いに異 なっている。アスペクト比および密度に関しては後述す る。

【0110】次に図15(c)に示すように、シリコン 酸化膜2を弗化水素水溶液により除去する。

【0111】次にこの状態のシリコン基板1を還元性雰 囲気中にて熱処理する。この熱処理により、シリコン基 板1の表面エネルギーが最小になるように、シリコンの 表面マイグレーションが生じる。

【0112】その結果、トレンチ4が形成された領域の 形状は図15 (d)、図15 (e)に示すように変化

のとき、空洞が形成された領域上の基板表面は、図15 (a) の工程時と比べて低くなる。

【0113】一方、トレンチ4'が形成された領域の形 状は図15(d)、図15(e)に示すように変化し、 トレンチ4'は消滅するが空洞5は形成されない。この とき、トレンチ4'が消滅した領域上の基板表面は、空 洞が形成された領域上の基板表面と同程度低くなる。そ の結果、図14(b)に示したような段差を招かずに、 シリコン基板1中に空洞4を形成することができる。

【0114】以下、それぞれの工程について詳細に説明 10

【0115】まず、初期のトレンチ形状に対して得られ る空洞の形状および個数について、図16および図17 を用いて説明する。図16に示すように、初期のトレン チ形状が円筒状の場合、得られる空洞の形状は球状であ る。初期の円筒状のトレンチの半径をRRとすると、球 状の空洞の半径Rsは1.88Rk、上下の隣り合う2 つの球状の空洞間の問隔λは8.89RRとなる。

【0116】したがって、図17に示すように、初期の 円筒状のトレンチの深さしを空洞の間隔入で割ること で、得られる空洞の個数が見積られる。本発明者等は、 半径 $R_R = 0$. $2\mu m$ のトレンチを形成し、その深さし $を1\mu m と 2\mu m とに変えて調べてみた。$

【0117】その結果、同じ条件の熱処理、例えば、水 素雰囲気中、1100℃、10Torr、10minに 対して、深さが1µmの場合には、トレンチが消失して 基板表面が単に平坦化されるだけであった。一方、深さ が 2μ mの場合には、球状の空洞が1つ形成された。こ の結果は、図17に示すグラフから見積られる空洞の個 数と一致しており、図17を用いて空洞の個数を試算で 30 きることを確認した。

【0118】次に形成するトレンチのアスペクト比、密 度について述べる。トレンチ4は、空洞5を基板1内に 形成するためのものである。そのためには、トレンチ4 のアスペクト比を5以上とする必要がある。また、管状 または板状の空洞5を形成するためには、トレンチ4を 線状または格子状に予め配列しておく必要がある。その 際のトレンチ4同士の間隔Dはトレンチ4の半径Rに対 して、D<4Rとなるように設定する必要がある。

【0119】一方、トレンチ4'は、空洞5を形成する 40 ときに生じる段差を解消するためのものであ。そのため には、シリコン基板1内に空洞を生じないように、トレ ンチ4'のアスペクト比を3以下とする必要がある。ま た、トレンチ4'の密度は、段差の大きさにより決めら*

 $\delta = \alpha P a^4 / E t^3$

ここで、Pはシリコン層にかかる荷重を表す。Eはヤン グ率を表し、シリコンの場合、E=0.13 ($N/\mu m$ 2) である。 α はESS構造(=b/a)によって変わ る無次元の係数であり、ESS構造が長方形でb/a≥

18

*れる。例えば、半径0. $2\mu m$ 、深さ $2\mu m$ のトレンチ 4'を、その密度を単位面積当たり1.6個(/μ m²)として形成した際には、空洞5を形成した後の段 差は $0.12\mu m$ であった。この場合、例えば、半径 $0.5 \mu m$ 、深さ $2 \mu m$ のトレンチ4 を、その密度を 0. 76個 (/μm²) として形成すれば良いことにな

【0120】以上述べたように、本実施形態によれば、 空洞となるトレンチを配列形成するときに、空洞となら ないようにアスペクト比および密度が設計された複数の ダミートレンチを同時に配列形成することで、工程数の 増加、作製プロセスの複雑化を招かずに、シリコン基板 中の空洞の形成領域端に生じる段差を容易に解消するこ とができる。ここでは、空洞の形状が特に板状の場合に ついて説明したが、他の形状でも良い。すなわち、ここ で述べた方法は、段差が生じる空洞であればその形状に 関係無く有効である。

【0121】 (第6の実施形態) 本実施形態では、第1 ~第4の集施形態に適用可能な他の改善技術について説 明する。上述した平板状のESSを有するSON基板の 形成方法において、大面積のESSを形成する場合、平 板状のESSがつぶれてしまうという問題がある。

【0122】具体的には、ESS幅が 20μ mと小さい 場合は、図18 (a) に示すように、平板状のESSは つぶれないが、ESS幅が180μmと大きい場合に は、図18(b)およびその拡大図である図18(c) に示すように、平板状のESSがつぶれてしまう。な お、図15において、トレンチをESSに変えるための 熱処理は、100%水素雰囲気中での1100℃、10 Torr、10minの熱処理とした。

【0123】本発明者等の鋭意研究によれば、以下に詳 説するように、つぶれないサイズのESSを求めるのに 有効な計算式を見出し、さらにトレンチをESSに変え るための熱処理を工夫することにより、ESS幅を大き くしても、ESSをつぶれないようにできることが明ら かになった。

【0124】まず最初に、ESS構造の強度を計算した 結果について説明する。図19に上記計算に用いたES S構造のモデルを示す。ESS幅を $a(\mu m)$ 、ESS 奥行きをb (μm)、ESS上のシリコン層の厚さを t (μm) とする。この時、シリコン層の撓み δ (μm) は式(1) にて表される。

[0125]

... (1)

b/a=1 の場合には、0.0138 で与えられる。以 下の計算では、b/a≥2の場合について示す。

【0126】まず、シリコン層にかかる荷重として、自 重を考えてみた。 $t=1 \mu m$ 、 $a=180 \mu m$ のESS 2の場合には、0.0284であり、ESSが正方形で 50 構造に対して、自重による撓みを計算した結果、 $\delta =$

5. 2×10-6 (μm) と非常に小さく、無視できる程 度であることが分かった。さらに、より大きな構造とし Ta=1 mmとして試算したところ、 $\delta=5\times10$ -3 (μm)と大面積のESS構造の場合にも、自重によ る撓みは十分に小さいことが分かった。以上の計算結果 から、自重による形状変化はほとんど影響ないことが分 かった。

【0127】次に、ESS内部の圧力と大気の圧力との 差による荷重を考えてみた。ESS内部の圧力は、ES S形成時の熱処理時の圧力と同等かそれ以下である。し 10 たがって、例えば熱処理の圧力が10Torrである場 合には、ほぼ大気圧(1.013×10-7(N/μ m²)) の荷重がかかることになる。

【0128】そこで、自重の計算の場合と同様に、t= $1 \mu m$ 、 $a = 180 \mu m$ のESSに対して、大気圧荷重 による撓みを計算した。その結果、 $\delta = 23$. $2 \mu m$ と 大きく、ESSが押しつぶされてしまうことが分かっ た。これに対して、 $a=20\mu m$ とESS幅を小さくし た場合には、 $\delta = 3$. $5 \times 10^{-3} \mu$ mと圧力荷重による 形状変化も無視できることが分かった。このことは、図 20 18に示した結果と良く一致しており、式(1)を用い てつぶれを回避できるサイズを有するESSを設計する ことができることを意味している。

【0129】次に式(1)を用いて実際にどの程度の大 きさのESSが実現可能か試算してみた。図20に、シ リコン層の厚さ t が 0 . 1μ mと 1μ m の場合におい て、プレート幅(ESS幅)に対してどの程度撓むか計 算した結果を示す。

【0130】図20から、シリコン層の厚さ t が 1μ m と厚い場合には、ESS幅を20μmとした場合にも、*30

 $D=4. 2 \times 10-5 e x p (-0. 56/kT)$

kはボルツマン定数、Tは絶対温度(K)である。式 (2) により、200℃における水素の拡散長は60秒 で1 µmと見積もられる。したがって、200℃と低温 の熱処理でも水素はESS内部まで拡散することがで き、その結果としてESS内部の圧力を効果的に可変す ることができる。すなわち、第2の熱処理を水素雰囲気 中で行うことで、ESS内部の圧力を熱処理時の圧力と 同等の圧力に変えることができる。

【0135】また、理想気体の法則 (PV=nRT) よ 40 り、温度に比例して圧力も減少してしまうことを考える と、第2の熱処理中における降温過程で圧力が低くなっ てしまう。そのため、第2の熱処理は、予め加圧下で行 うことが望ましい。例えば、第2の熱処理の温度を60 0℃とした場合には、600℃での熱処理の圧力を3気 圧とすれば良い。

【0136】以上述べたようにESS内部の圧力を第2 の熱処理により調整することで、ESS内部の圧力と大 気の圧力との圧力差による荷重を低減または無くすこと ができるため、より大面積のESS構造を形成すること 50 【0139】上記結果を考慮すると、第2の熱処理は、

*シリコン層の撓みδは十分に小さいことが分かる。これ に対して、シリコン層の厚さ t が 0. 1 μ m と薄い場合 には、ESS幅が10μmの場合でも0.1μm以上撓 んでしまうことが分かる。ESSの厚さはシリコン層の 厚さtと同程度であることから、ESSが押しつぶされ てしまうことが予想できる。すなわち、シリコン層の厚 さ t が 0. 1 μ m の 場合には、ESS幅が 8 μ m 程度以 上の大きさのESSは実現不可能であることが分かっ た。

【0131】本発明者等は、大面積のESSを形成する 方法として、図21に示すプロセスシーケンスが有効で あることを見出した。すなわち、ESS構造を形成する ための第1の熱処理を行った後、チャンバーを開放する ことなく連続して第2の熱処理を行い、ESS内部の圧 力を調整する。

【0132】第1の熱処理はESSを形成するための処 理である。そのため、第1の熱処理は、シリコン基板の 表面でSiの表面マイグレーションの生じやすい高温・ 減圧下の条件で行うことが望ましく、例えば1100 ℃、10Torr、10minの条件下で行えば良い。 熱処理の雰囲気は非酸化性の雰囲気であれば良く、例え ば100%水素雰囲気が望ましい。

【0133】第2の熱処理はESS内部の圧力を調整す るための処理である。そのため、第2の熱処理は、低温 ・髙圧下の条件で行うことが望ましい。熱処理の雰囲気 はシリコン中での拡散係数が大きい元素を含む雰囲気、 例えば水素を含む雰囲気あるいは100%水素雰囲気が 望ましい。水素の拡散係数D(cm2/s)は、式 (2)で与えられる。

[0134]

... (2)

ができるようになる。また、デバイス作製のためにSO N層を薄くしても、ESSが押しつぶされること無くそ の形状を保ったまま、SON層上に素子を形成すること が可能となる。

【0137】 (第7の実施形態) SON基板のESS上 のシリコン層(SON層)にトランジスタを作製する場 合、SON基板のメリットを十分に引き出すためには、 SON層の厚さを0.1μm以下にする必要がある。し かし、大面積のSON層の厚さを薄くした場合、上述し た通りに、圧力荷重によりSON層が大きく撓んでしま う。

【0138】図22に、式(1)を用いた計算により求 めた、SON層の厚さと撓み量との関係を示す。SON 層のESS幅は20μmとした。図22から、SON層 の厚さを1μmとして作製した後には、その撓みは無視 できるほど小さいのに対して、SON層の厚さを0.1 μmまで薄くした場合には、撓み量は1μm以上と大き く、ESS構造が押しつぶされてしまうことが分かる。

第1の熱処理によりESS構造を形成した後、デバイス作製時におけるSON層の薄膜化工程の前に行うことが有効であるといえる。第2の熱処理において、ESS内部の圧力を大気圧近傍に上げておくことで、ESSが押しつぶされることなく、薄いSON層を形成することができる。

【0140】なお、大面積の平板状のESSのつぶれを防ぐ技術については、第15の実施形態でさらに説明する。ただし、図10に示すように、空洞の形成時に一部が開口した空洞5'を形成した場合には、圧力差による10荷重を考慮しなくても良いため、自重による撓みが影響しないサイズまでの大面積を有するESSを形成することができる。

【0141】(第8の実施形態)本実施形態は、チャネル直下にSiGe層等が埋め込まれたシリコン基板(歪み基板)と同様の効果を有し、かつ上記歪み基板が持っている問題点を解決できる、SON基板について説明する。

【0142】まず、従来の歪み基板について説明する。 LSIにおけるトランジスタの微細化の主目的の一つ は、トランジスタの高速化による高性能LSIの実現で ある。ところが近年トランジスタのゲート長が 0.1μ m以下の領域に突入し、その微細化はますます困難にな りつつある。

【0143】このような背景の中で、微細化に頼ることのない高速化の実現方法として、シリコン基板の表面付近のチャネル直下に、例えばSiGe層などの異種組成層が埋め込まれてなる歪み基板が提案されている。

【0144】この種の歪み基板によれば、異種組成層によって基板表面付近のSiに歪みが生じ、これによりキ 30 ャリア (電子または正孔) の移動度が向上し、トランジスタの高性能化を実現することが可能となる。

【0145】しかし、SiGe層などの異種組成層を埋め込むことは、格子歪みによる結晶欠陥の発生という問題を招くことになる。この問題は、格子歪みを大きくするためには、SiGe層のGe 濃度を高くするほど顕著になる。すなわち、従来の歪み基板においては、Geを高濃度に含有するSiGe層を、如何に結晶欠陥を発生させることなく基板内部に形成するかが、プロセス上の大きな問題となっていた。

【0146】以下、図23を用いて、上記問題を解決できる、本発明の第8の実施形態に係るSON基板の形成方法について説明する。

【0147】まず、周知のリソグラフィ法およびRIE 法を用いて、図23(a)に示すように、(100)面 方位を有する単結晶のシリコン基板1の表面に複数のト レンチ4を配列形成する。

【0148】次に図23(b)に示すように、水素とアルゴンとの混合雰囲気中で、圧力10Torr、110 0℃、3分間の熱処理によって、シリコン基板1の表面 50 22

のシリコンを流動させ、空洞3を形成する。このような 熱処理にて形成された空洞3の厚さ(基板深さ方向の寸 法)は1. 2μ m、空洞3上のシリコン層(SON層) 33の厚さは0.6 μ mとなった。

【0149】次に図23 (c) に示すように、空洞5に 達するトレンチ10を周知のフォトリソグラフィおよび エッチングを用いて形成する。トレンチ10の開口面は 0.3 μ m×0.5 μ mの長方形で、トレンチ10の深 さは2.5 μ mである。

 【0150】次に図23(d)に示すように、シリコン 基板1の表面を熱酸化し、厚さ0.4μmのシリコン酸 化膜32を形成する。このような熱酸化を行った結果、 SON層33の厚さは0.6μmから0.4μmに減少 した。

【0151】最後に、図23(e)に示すように、RI E法を用いてシリコン基板1上のシリコン酸化膜32を 選択的に除去し、空洞5および溝10内にシリコン酸化 膜32を選択的に残置させ、SON基板が完成する。

【0152】このようにして得られたSON基板のSON層33内の内部応力をラマン分光法により測定したところ、250MPaの引っ張り性(tensile)応力が存在することが確認された。

【0153】このような引っ張り性応力が発生した原因は、シリコン基板1の方がシリコン酸化膜32よりも熱膨張係数が大きいことにある。シリコン基板1を高温で酸化する際には歪みが緩和される。これに対し、高温のシリコン基板1を室温に降温する際には歪みの緩和が起きない。その結果、シリコン酸化膜32よりも相対的に熱膨張係数の大きいシリコン基板1側に引っ張り性の応力が発生する。

【0154】比較のために作成したシリコン酸化膜32を形成していないSON基板について、そのSON層内の内部応力を同様に測定したところ、有意な応力値は見られなかった。このことは、シリコン酸化膜32を形成するための熱酸化工程およびその後のシリコン酸化膜を空洞5およびトレンチ10内に選択的に残置するためのエッチング工程にて得られた構造が、SON層33の内部に意図的に応力場を形成する方法として有用であることを示している。

【0155】さらに、本実施形態のSON基板は、SiGe層などの異種組成層を埋め込むことは行っていないので、格子歪みによる結晶欠陥の発生という問題は原理的に起こらない。

【0156】さらに、本実施形態のSON基板は、従来の酸化膜埋め込み基板(SOI基板)に比較しても有利な構造であることが見出された。従来のSOI基板であってもSOI層の下には酸化膜が存在するため、原理的には本実施形態のSON基板と同様の効果が期待できる

【0157】しかし、従来のSOI基板の場合、酸化膜

がSΟΙ 層に比べて薄すぎるので、例えば酸化膜は1μ m以下、SOI層は1mmであるため、酸化膜により大 きな応力をSOI層内に発生させることはできない。

【0158】これに対して本実施形態のSON基板の場

合、従来のSOI基板のSOI層に相当するSON層3 3の厚さが0. 6 μ mであるため、すなわちSON層 33とシリコン酸化膜32とが同程度の薄さであるため、 SON層33に大きな応力を発生させることができる。 【0159】図24に、本実施形態のSON基板を用い て作製したMOSトランジスタの断面図を示す。このM 10 OSトランジスタの移動度を測定したところ、従来の通 常のバルク基板上に作成したものに比べて35%の増加 が見られた。さらに、SOI基板上に形成したMOSト ランジスタまたは空洞の内面を酸化していないSON基 板上に作成したMOSトランジスタに比べても、移動度 は高かった。

【0160】本実施形態のSON基板上に形成したMO Sトランジスタの移動度が、従来のSOI基板上に形成 したMOSトランジスタのそれに比べて高い理由は、基 板内部に空洞5が存在することで従来の501基板より 20 もさらに寄生容量を低減できたこと、シリコン酸化膜3 2によってSON層内に高い応力を有する状態を実現で きたことの相乗効果によるものである考えられる。

【0161】なお、本実施形態では空洞5の内部を酸化 するために、空洞5を形成した後にトレンチ10を形成 したが、図25に示す方法でも可能である。この方法で は、まず図22(a)に示すように、複数のトレンチ4 およびそれよりも開孔径が大きくかつ深い一つのトレン チ10を同時に形成する。その後、複数のトレンチ4を 空洞に変えるための熱処理を行う。しかし、図25

(b) に示すように、大きなトレンチ10の上部がふさ がらないので、図23(c)に示したような開口構造の 空洞が形成されることになる。この後は、図23(d) 以降と同じである。なお、トレンチ4、10のレイアウ トは図22(a)のものに限定されず、種々のレイアウ トが採用可能である。

【0162】また、本実施形態では、空洞5およびトレ ンチ10の内面のみにシリコン酸化膜32を選択的に形 成するために、基板表面を含む全面にシリコン酸化膜3 2を形成した後、基板表面上のシリコン酸化膜32を選 40 択的に除去したが、以下のようにしても良い。すなわ ち、基板表面上にシリコン窒化膜等の酸化防止膜を選択 的に形成した後、酸化処理により空洞内面のみを酸化す るようにしても良い。

【0163】また、本実施形態では、SON層内に引っ 張り応力を発生させるために、空洞5等の内部にシリコ ン酸化膜32を形成したが、他の膜を形成しても良い。 すなわち、単結晶シリコンと熱膨張係数の違う材料で形 成された膜(異種材料膜)であれば利用可能である。さ らに、単結晶シリコンと熱膨張係数が大きく違わない材 50 ピタキシャル成長させて、SON基板が完成する。

料で形成された異種材料膜であっても、半導体膜側に歪 みを生じさせることができれば利用可能である。以上の 条件を満足すれば、空洞5の内部に形成する膜(応力発 生膜)は、絶縁膜もしくは金属膜であっても構わない。 【0164】さらに、本実施形態では、SON層33お よびシリコン酸化膜32の厚さがほぼ同じ場合について 説明した。シリコン酸化膜32によりSON層33内に 発生する歪み量を大きくするためには、SON層33の 厚さに対するシリコン酸化膜32の厚さの比は大きい程 良い。しかし、この比が大きすぎると、基板強度の点で 問題が生じてしまう。

【0165】本発明者等の種々の実験から、SON層3 3等の半導体層の厚さとシリコン酸化膜等の異種材料膜 との厚さとの関係は、(半導体層の厚さ)/(半導体層 の厚さ+異種材料膜の厚さ)の比が0.1から0.9の 範囲の値であれば良いことが明らかとなった。

【0166】また、本実施形態では、空洞の内壁全体に シリコン酸化膜32を形成したが、SON層33内に引 っ張り応力を生じさせることができるのであれば、空洞 の一部にシリコン酸化膜32等の応力発生膜を形成して も良い。

【0167】 (第9の実施形態) 本実施形態は、チャネ ル直下にSiGe層等が埋め込まれたシリコン基板(歪 み基板)と同様の効果を有し、かつ上記歪み基板が持っ ている問題点を解決できる、SON基板について説明す

【0168】図26は、本発明の第9の実施形態に係る SON基板の形成方法を示す断面図である。

【0169】まず、図26(a)に示すように、周知の リソグラフィ法とRIE法を用いて複数のトレンチ4を シリコン基板1の表面に配列形成する。

【0170】次に図26(b)に示すように、Geを原 子数密度比で30%含む厚さ100mmのSiGe層4 1を、トレンチ4の内面を被覆するように、全面にエピ タキシャル成長させる。

【0171】次に図26(c)に示すように、圧力10 -7Paの真空中での1050℃、5分間の熱処理によ り、シリコン基板1の表面を流動させることで、上部、 下部および側部にSiGe層(埋め込みSiGe層)4 1 a が存在する空洞 5 を形成する。このとき、シリコン 基板1の表面にもSiGe層(在留SiGe層)41b が形成される。

【0172] 次に熱酸化により基板表面にシリコン酸化 膜(不図示)を形成し、埋め込みSiGe層41a中の Ge濃度を高くした後、上記シリコン酸化膜および在留 SiGe層41bを除去する。これにより、埋め込みS iGe層41aのGe組成比を高くできる。

【0173】最後に、図26(d)に示すように、シリ コン基板1の表面にGeを含まないシリコン層42をエ

【0174】このようにして得られたSON基板の空洞 5上のシリコン基板1およびその上のシリコン層42の 応力を測定したところ、その値は80MPaであった。 この結果から、埋め込みSiGe層41aを基板内部に 形成することは、SON層中に意図的に応力を発生させ る方法として有効であることが分かった。

【0175】本実施形態では、トレンチ4を形成した後 にSiGe層41をエピタキシャル成長させたが、基板 全面にSiGe層41をエピタキシャル成長させた後に トレンチ4を形成しても良い。この場合、トレンチ4を 10 形成した後、熱処理により基板表面を流動させ、空洞 5 および埋め込みSiGe層41aを形成する。

【0176】また、基板表面の流動後に熱酸化によりシ リコン酸化膜を形成することは、埋め込みSiGe層4 1 a の G e 組成比を高めるために有効な方法であるが、 必ずしも必要ではない。

【0177】また、基板表面の流動後にエピタキシャル 成長によりSi層42を形成することは、Geを含まな いSON層を形成するために有効な方法であるが、デバ イス応用上その必要がなければSi層42を形成する必 20 要ない。

【0178】本実施形態のSON基板は、図27に示す 従来のSiGe層41cを有する基板に比べて、以下の ような利点がある。

【0179】従来技術では、シリコン基板1上に欠陥が 少なく、かつGe組成比の高いSiGe層41cを形成 するために、シリコン基板41をシード (seed) として SiGe層41cのGe組成を濃度の低い状態から高い 状態まで、膜厚方向に連続的に変化させるという方法を 取っていた。そのため、SiGe層41cの厚さは、数 30 百nm程度となる。すなわち、SiGe層42を厚く形 成する必要がある。

【0180】これに対して本実施形態では、従来のSi Ge層41cに相当するSiGe層41aは、Siおよ びSiGeの表面マイグレーションにより形成している ため(図26(c))、空洞5上のSiGe層41aに は欠陥は生じない。そのため、SiGe層41aを厚く 形成する必要はなく、その厚さを数十nmまで薄くする ことができる。この様子を図28に示す。下に空洞5が 形成されていない領域43内のシリコン基板1およびシ 40 リコン層42中には多くの欠陥が発生し、欠陥密度が高 くなる。一方、素子を作成する領域である下に空洞5が 形成された領域44内のシリコン基板1およびシリコン 層42中には実質的に全く欠陥が発生せず、欠陥密度は 十分に低くなる。

【0181】本実施形態では、異種材料膜 (SiGe層 41a)の材料としてSiGeを用いたが、第8の実施 形態と同様に、基板材料(Si)とは異なる他の材料を 用いることが可能である。

【0182】さらに、第8の実施形態と同様に、Si層 50 【0191】空洞53を形成するための熱処理は、シリ

26

42等の半導体層の厚さとSiGe層41等の異種材料 膜との厚さとの関係は、(半導体層の厚さ)/(半導体 層の厚さ+異種材料膜の厚さ)の比が0.1から0.9 の範囲の値であれば、本発明の効果が実現されることが 確認された。さらにまた、SON層内に引っ張り応力を 生じさせることができるのであれば、空洞の一部にSi Ge層41を形成しても良い。

【0183】(第10の実施形態)本実施形態では、本 発明のESS技術をフォトニック結晶の作製に応用した 例について説明する。

【0184】屈折率の異なる材料を周期的に形成するこ とで、フォトニック結晶を形成することができる。フォ トニック結晶は、超小型光集積回路を実現するための新 たな光学材料として注目されている。

【0185】その上、フォトニック結晶はシリコン上に 形成できることから、これまでの実装上の問題を回避で き、CMOSプロセスと融合させた将来の光電子集積回 路の実現が期待されている。

【0186】これまで、フォトニック結晶の作製方法と しては多く提案されているが、特に3次元のフォトニッ ク結晶はその製造方法が困難であった。また、屈折率の 差が大きい材料の組合わせが望ましく、例えばシリコン と空気の組合わせは理想的であるが、その形成方法は非 常に困難とされている。

【0187】図29に、上記問題を解決できる、本発明 の第10の実施形態に係る3次元周期構造体(フォトニ ック結晶)の模式図を示す。図において、51はシリコ ン基板を示しており、このシリコン基板51内には同じ サイズの球形の空洞52(奥行き方向に対して順に色を 濃く示してある) が周期的に3次元的に配列されてい

【0188】次に本実施形態の3次元周期構造体の製造 方法について、図30を用いて説明する。

【0189】まず、図30(a)~30(c)に示すよ うに、シリコン基板51上に酸化膜などからなるマスク パターン(不図示)を形成し、このマスクパターンをマ スクにして反応性イオンエッチング法によりシリコン基 板51をエッチングして同じ深さ同じ開孔径のトレンチ 52を2次元的に配列形成し、その後上記マスクパター ンを除去する。

【0190】次に図30(d)~30(f)に示すよう に、トレンチ52が形成されたシリコン基板51に、非 酸化性の雰囲気中での高温・減圧下の熱処理を施すこと で、シリコン基板51内にサイズが揃った複数の球形の 空洞(ESS)53が周期的に配置した空洞パターンを 形成する。具体的には、基板の深さ方向に関しては同一 線上に等間隔で空洞が配列され、基板内の同一平面内に 関しては格子状に空洞が配列された空洞パターンを形成 する。

コンの表面マイグレーションを起こすためのものであ る。そのため、上記熱処理前に、基板表面の自然酸化膜 を完全に除去することが望ましい。自然酸化膜を十分に 除去するためには、熱処理の雰囲気を非酸化性に保つこ とが有効である。これを容易に実現するためには熱処理 の雰囲気を例えば水素100%の雰囲気とすることが望 ましい。また、シリコンの表面マイグレーションを促進 させるためには、10 Torr以下の圧力での熱処理を 行うことが望ましい。典型的な熱処理条件としては、雰 囲気が100%水素雰囲気、温度が1100℃、圧力が 10 10Torr、時間が10minがあげられる。

【0192】ここでは、マスクパターンを除去した後に 熱処理を行った場合について示したが、マスクパターン を除去せずに熱処理を行っても良い。ただし、この場 合、熱処理後にマスクパターンを除去し、再度熱処理を 行って基板表面を平坦化する必要がある。

【0193】本実施形態の3次元周期構造体は、屈折率 の異なる材料(シリコン/空洞すなわち空気)を周期的 に配列したものであるため、光に対して禁制帯を有する フォトニック結晶となる。フォトニック結晶の特性の一 20 つである波長依存性は、全て(空洞5の周期/波長)で スケールされる。したがって、空洞5の周期を使用波長 に応じたもとすることにより、所望の波長で動作するフ ォトニック結晶を作成することができる。

【0194】空洞5の周期を制御する具体的な方法とし ては、深さ方向の周期に関してはトレンチ52の径の大 きさおよび深さを変えることがあげられる。一方、深さ 方向と垂直な方向の周期に関してはトレンチ52の配列 の周期を変えることがあげられる。

【 0 1 9 5 】以上述べたように本実施形態によれば、シ 30 リコンの表面マイグレーションを利用することで、屈折 率差の大きな材料(シリコン:3.6/空気:1)の組 み合わせてなる、3次元周期構造体を容易に実現するこ とができる。この3次元周期構造体は、光を制御するこ とができるフォトニック結晶として動作する。したがっ て、本実施形態の3次元周期構造体を光導波路、偏光 子、プリズム等の光学素子として動作させることができ

【0196】さらに、上記方法によれば、空洞5の周期 を1μm程度以下にすることができる。すなわち、微細 40 な光学素子をシリコン基板中に形成することができる。 これにより、光学素子とCMOSプロセスとを融合させ た光電子回路を容易に作製することが可能となる。

【0197】(第11の実施形態)図31は、本発明の 第11の実施形態に係る3次元周期構造体(フォトニッ ク結晶) の模式図である。本実施形態が第10の実施形 態と異なる点は、シリコン基板51内に、サイズ(直 径)の異なる空洞53sおよび空洞53lが周期的に配 列してあることにある。

【0198】具体的には、基板の深さ方向に関しては複 50 【0206】(第12の実施形態)ここでは、本発明の

数の同じサイズの球形の空洞53sまたは空洞531 (奥行き方向に対して順に色を濃く示してある) が同一 線上にそれぞれ等間隔で配列され、基板内の同一平面内 に関してはサイズの異なる空洞53sおよび空洞53l がそれぞれ格子状に配列されている。

【0199】次に本実施形態の3次元周期構造体の製造 方法について、図32を用いて説明する。

【0200】まず、図32(a)~32(c)に示すよ うに、シリコン基板51上に酸化膜などからなるマスク パターン(不図示)を形成し、このマスクパターンをマ スクにして反応性イオンエッチング法によりシリコン基 板51をエッチングして同じ深さで開孔径が互いに異な るトレンチ52sおよびトレンチ52lを格子状に配列 形成する。その後、上記マスクパターンを除去する。

【0201】次に図32(d)~32(f)に示すよう に、トレンチ52sおよびトレンチ52lが形成された シリコン基板51に、非酸化性の雰囲気中での高温・減 圧下の熱処理を施すことで、シリコン基板51内に深さ 方向にはサイズの揃った球状の空洞53sまたは空洞5 3 1 が周期的に配列し、深さ方向と垂直な方向には異な るサイズの空洞53sおよび空洞53lが交互に周期的 に配列した空洞パターンを形成する。 なお、第100実 施形態で述べたように、マスクパターンを除去せずに熱 処理を行っても良い。

【0202】このようにして得られた空洞パターンを有 するシリコン基板51は、第10の実施形態と同様に光 を制御することのできるフォトニック結晶とみなせ、光 学素子として動作させることができる。

【0203】本実施形態でも、第10の実施形態と同様 の方法により空洞の周期、すなわち動作波長を制御でき る。さらに実施形態によれば、サイズの異なる空洞52 s, 521を用いているので、そのサイズの違いを利用 することにより、より広範囲に動作波長を制御すること ができる。

【0204】第10および第11の実施形態において、 水素を含む雰囲気中での熱処理により空洞52,52 s, 521を形成した場合、これらの内部には水素が残 る。さらに、本発明者等の研究によれば、空洞52,5 2 s, 5 2 l は角の取れた多面体で構成されていること を確認した。より正確には、所定の面方位を有する多面 体で構成されていた。

【0205』さらに、多面体を構成する面の面方位がシ リコン基板の主面である(100)面となす角度を調べ たことによって以下のことが分かった。すなわち、多面 体を構成する面は、{100}面群、{110}面群、

{111} 面群、{311} 面群、{531} 面群、

{541} 面群から構成されていることが明らかになっ た。これらの面群は表面エネルギーが低いことから、上 記空洞は熱的に安定であるといえる。

ESS技術を光集積回路に適用した実施形態、特に光導 波路に適用して実施形態について説明する。

【0207】光集積回路技術においては、光受動素子、発光素子などの光素子はSi基板またはGaAs基板などの半導体基板上に形成され、光導波路は光素子とは別に石英(SiO2)を主成分として形成される。したがって、光導波路と光素子との接続部においては、必然的に半導体領域中に光を伝播させる必要が生じる。

【0208】半導体領域中に光を伝播させる方法の一つとして、Siの方がSiO2よりも屈折率が大きいこと 10を利用する方法がある。この方法は、Siで形成した光導波路の径を上記光の波長の数倍程度の5μm程度以下にし、光導波路とその周囲のSi領域との界面(Si/SiO2界面)で光を全反射させることで、Si領域中に光を閉じ込めるというものである。

【0209】Siを主成分とする光導波路においては、その閉じ込め性を上げるために、その周囲の物質の屈折率がSiに対して低ければ低いほど望ましい。Siの屈折率は3.4であるのに対しSiO2の屈折率は1.5である。

【0210】SiO2よりも低い屈折率を有する媒体といえば当然真空(屈折率=1)である。現実的には真空ではなく空気を媒体とすることになる。光導波路として用いられるSi領域の周囲を空気にする方法として、例えばSOI基板を用いることが考えられるが、その実現は困難である。

【0211】その理由は、SOI基板のSi領域をエッチングすることで、Siが露出した上面および側面を有するパターンは容易に形成することはできるが、SOI基板のSiOz領域をエッチングし、上記パターンの下 30のSiOz領域のみを選択的に除去することは困難であるからである。

【0212】図33は、本発明の第12の実施形態に係る光導波路を示す斜視図である。図において、61は(100) 面方位を有する単結晶のシリコン基板を示しており、このシリコン基板61には上面、側面および底面の周囲が空気であるSiパターン62が形成されている。

【0213】 $SiNタ- \nu 62$ とその周囲の空気は光導 液路を構成している。この光導液路内には例えば液長 1.4μ mが伝搬する。実際の光回路では、 $SiNタ- \nu 62$ の一端は図示しない光機能素子の発光部と繋が り、他端は図示しない光機能素子の受光部と繋がる。 【0214】 このような光導波路は、今まで述べてきた ESS技術を用いて容易に形成することができる。ま

ず、公知のリソグラフィ法およびRIE法を用いて、シリコン基板 61の表面に複数のトレンチを形成する。次に還元雰囲気中での高温の熱処理により、シリコンの表面マイグレーションを起こして、シリコン基板 61内に大面積の空洞(FSS)を形成する。そして、公知のリ

30

ソグラフィ法およびRIE法を用いて、シリコン基板の空洞上のシリコン領域 (SON層) のうちSiパターン62として用いない部分を選択的に除去する。

【0215】図34に従来のSOI基板を用いた光導波路の斜視図を示す。図において、61はシリコン基板、63はSiO2層、64はシリコン基板を加工して形成したSiパターンを示している。従来のSiパターン64の上面および側面の周囲は本発明のSiパターン62 に同様に空気であるが、底面は本発明のSiパターン62とは異なりSiO2層63である。SiO2の屈折率(=1.5)は空気の屈折率(=1.0)に比べて大きい。

【0216】そのため、図33に示した本発明の光導波路は、図34に示した従来の光導波路に比べて、外部に漏れ出る光量が圧倒的に少なくなり、光導波路として優れた特性(光閉じ込め特性)を持つものであるといえる。

【0217】以上述べたように本実施形態によれば、良好な光閉じ込め特性を有する光導波路を実現でき、その結果として光損失の少ない光集積回路を実現することが可能となる。

【0218】(第13の実施形態) インダクタ、キャパシタ等の受動素子は、トランジスタ等の能動素子と同様に半導体基板上に形成される。受動素子と半導体基板との間の寄生容量、寄生抵抗(渦電流損:eddy-current loss) は大きい。

【0219】そのため、従来のインダクタ、キャパシタは、それに流れる信号の周波数が1GHz以上の高周波数になると、以下のような問題が起こる。すなわち、インダクタに関してはQ値が低くなり、キャパシタに関しては高精度なキャパシタンスを得ることが困難になるという問題が起こる。

【0220】本発明は、上記問題を解決するために、半導体基板として平板状の空洞を有するシリコン基板を用い、そして平板状の空洞上のシリコン基板上に受動素子を形成する。このような構成であれば、受動素子と半導体基板との間の寄生容量、寄生抵抗を効果的に小さくでき、上述した問題を解決できる。

【0221】図35に本発明を適用したインダクタを有 する半導体装置の平面図および断面図を示す。また、図 36に本発明を適用したMIMキャパシタを有する半導 体装置の断面図を示す。図において、70はシリコン基 板、71は平板状の空洞(ESS)、72はスパイラル インダクタ、73はメタル電極、74は絶縁膜、75は メタル電極をそれぞれ示している。シリコン基板70上 にインダクタおよびキャパシタの両方を形成しても良 い。

に還元雰囲気中での高温の熱処理により、シリコンの表 【0222】平板状の空洞71を有するシリコン基板7 面マイグレーションを起こして、シリコン基板61内に 0の形成方法は、上述した実施形態のいずれの形成方法 大面積の空洞(ESS)を形成する。そして、公知のリ 50 を用いて良い。このようなシリコン基板70を形成した 後、従来通りにインダクタ等の受動素子、さらにはトラ ンジスタ等の能動素子および配線層を形成する。空洞7 1の形成後に、受動素子等を形成する理由は、空洞71 の形成には髙温での熱処理が必要であるからである。

【0223】 (第14の実施形態) 近年、半導体の分野 においては、デバイスやモジュールの高密度化、高機能 化が進んでいる。このような髙密度化、髙機能化に伴い デバイス等の発熱量が増大し、放熱が非常に難しくなっ てきている。

【0224】従来の放熱方法の一つとして、デバイスま 10 たはパッケージに放熱フィンを取り付け、デバイス等か らの熱を熱伝導によってフィンに伝え、フィンからの熱 伝導により空気中に熱を逃がす方法が知られている。し かし、上述したように発熱量が増大すると、十分な放熱 効果は得られ無くなる。そこで、近年、機器全体の小型 化や強制空冷(ファン)による放熱が主流となってき た。しかし、それでも必要な放熱効果を得ることが困難 になってきている。

【0225】スーパーコンピュータ等のメインフレーム においては、液体窒素またはフロン等の冷媒による冷却 20 が主流である。この冷却方法を半導体デバイス等に適用 することも考えられる。しかし、上記冷媒中に存在する 不純物によって、端子や配線等が腐食するなどの問題が 起こる。

【0226】本発明は、上記問題を解決するために、半 導体基板として冷媒を流すための複数の冷却パイプを含 むシリコン基板を用いる。このような構成であれば、冷 却パイプに冷媒を流すことにより、高密度化、高機能化 に伴うデバイス等の発熱量が増大しても、シリコン基板 を効果的に冷却できるので、放熱の問題を解決できるよ 30 うになる。さらに、冷媒は端子等が存在しない基板内部 を流れるので、腐食の問題は起こらない。

【0227】図37に、本発明の第14の実施形態に係 る冷却パイプ(冷却構造)を有するシリコン基板の斜視 図を示す。図において、81はシリコン基板、82は冷 却パイプをそれぞれ示している。なお、シリコン基板を 冷却する際には図示しない冷媒供給機構を用意する。

【0228】次に図38を用いて、本実施形態の冷却パ イプを有するシリコン基板を用いた半導体装置の製造方 法を説明する。

【0229】まず、Siウェハ83を用意する。図にお いて84はスクライブラインを示している。

【0230】次に本発明のESS技術を用いて複数の平 板状の空洞(中空構造)85をスクライブライン84に 対して直交するように形成する。平板状の空洞85の形 成方法は、上述した実施形態のいずれの形成方法を用い て良い。好ましくは、円筒状の空洞85が形成されるよ うに、複数のトレンチのパターンを設計する。

【0231】その後、Siウェハの空洞85上のシリコ

形成し、所望の機能を有する複数の半導体装置 (不図 示)をSiウェハ83に形成する。

【0232】最後に、スクライブライン84に沿ってS iウェハを周知の方法により切り、1枚のSiウェハ8 3から複数のチップを取り出す。このとき、空洞85が 切断されるので、冷却パイプが同時に完成する。

【0233】 (第15の実施形態) 本実施形態では、第 6、第7の実施形態とは異なる、平板状のESSのつぶ れを防ぐ技術について説明する。本実施形態の骨子は、 空洞領域の内部につぶれを防止するためのSi柱を形成 することにある。このようなSi柱は以下の方法により 形成することができる。

【0234】まず、シリコン基板上に酸化膜などからな るマスク材を形成し、その上にフォトレジストパターン を形成する。マスク材は第1の実施形態で説明したもの と同様のものが使用可能である。

【0235】次にフォトレジストパターンをマスクとし て、異方性エッチング例えばRIEによりマスク材をパ ターニングし、マスク材にフォトレジストパターンのパ ターンを転写する。

【0236】次にフォトレジストパターンを炭化して剥 離した後、パターニングされたマスク材をマスクとして 異方性エッチング例えばRIEによりシリコン基板をパ ターニングして、シリコン基板の表面に複数のトレンチ を2次元的に配列形成する。ここで、図39 (a) に示 すように、Si柱を形成する領域にはトレンチ4を形成 しない。

【0237】図には1個のトレンチを取り除いた例を示 したが、複数個のトレンチを取り除いても良い。取り除 くトレンチの数によって、Si柱の大きさを変えること ができる。

【0238】最後に、マスク材2を除去した後、減圧下 の還元性雰囲気中にて高温アニールを行うことにより、 図39(b)に示すように、シリコン基板1の内部に1 つの平板状の空洞5を形成するとともに、空洞5の内部 に2つのSi柱1pを形成する。

【0239】次にESSのつぶれを防ぐために効果的な Si柱の配置について説明する。Si柱は、空洞5の形 成時または形成後の空洞5の外圧と空洞5の内圧との圧 40 力差により、空洞5が押しつぶされることを防ぐために 設けるものである。

【0240】そこで、空洞5上のシリコン基板(以下、 シリコン層という) の厚さ t (=0.1 μ m、1 μ m) と、シリコン層の撓み量δとの関係を調べたみた。その 結果を図40に示す。図から、空洞の幅に関係なく、シ リコン層が薄い場合のほうが撓み量δは大きいことが分 かる。

【0241】撓み量δを小さくするには、例えばシリコ ン層の厚さが 0.1μ mの場合、空洞5の幅Wを 5μ m ン領域上に、必要な素子、配線等を周知の方法に従って 50 以下にすれば良い。この場合の撓み量δは、0.02μ

m以下という問題が無い大きさとなる。

【0242】より正確にその間隔を見積もるために、シ リコン層の撓み計算式を用いて、シリコン層の厚さに対 してどの程度の間隔でSi柱を配置すればよいか調べ た。撓み量δがシリコン層の厚さの半分以下であれば、*

ここで、Eはシリコンのヤング率(=0.13(N/μ m²))、Pはシリコン層にかかる荷重(圧力)(N/ μm²) を示している。

【0244】シリコン層の厚さが0.1μmの場合、E 10 SSのつぶれを防止するために必要なSi柱の間隔を (1) 式に基づいて求めると、6.9μm以下となる。 【0245】以上述べたように、シリコン層が薄くて も、空洞5内にSi柱1pを形成することで、空洞5の 外圧と空洞5の内圧との圧力差による、空洞5のつぶれ を効果的に抑制できるようになる。これにより、より大 面積の空洞5を有するSON基板を実現できるようにな る。さらに、SON基板の設計の自由度が高くなる。

【0246】本発明者等は、図41に示すように、上か ら見た形状が円形である平板状の空洞 5 を有するSON 20 基板について、シリコン層の撓み量を見積もってみた。 【0247】この場合、最大の撓みは円の中心に生じ、 シリコン層の撓み量δは次式(4)で与えられる。 [0248]

 $\delta = 0. 0108 Pa^{4} / (Et^{3})$ (4) ここで、aは直径(μ m)、tはシリコン層の厚さ(μ m) を示している。

【0249】図41に示したSON基板のシリコン層の 撓み量を、上から見た形状が矩形である平板状の空洞を 有するSON基板のそれと比較してみる。

【0250】直径が矩形の短辺の長さと同じである円板 の場合の最大撓み量は、矩形の場合の最大撓み量の3/ 8倍である。すなわち、円形の場合、その直径を1.2 7倍にすると、矩形の場合と同じ大きさの撓みが生じ る。しかしながら、矩形の場合には長辺の長さを大きく しても、最大撓み量が増大することはないため、矩形の ほうがより大面積の空洞を形成することができる。

【0251】 (第16の実施形態) 図42は、本発明の 第16の実施形態に係る圧力センサを示す図である。

【0252】図中、91は主面が {100} のn型SO 40 N基板、92はn型SON基板91中の矩形状の空洞、 931~934は空洞92の周辺部上の基板表面に形成 された、ブリッジ回路を構成するゲージ抵抗としてのp 型拡散層、94は配線としての基板表面に形成された髙 不純物濃度のp+型拡散層、95はA1等の金属からな る金属配線をそれぞれ示している。金属配線95は、n 型SON基板91上に形成された図示しない絶縁膜に開 口された接続孔を介して、p+型拡散層94に接続して いる。

【0253】本実施形態の圧力センサは、空洞92の外 50

*大きな影響を受けないことから、下記のシリコン層の厚 さの幅wに関する不等式(3)を満たすように、Si柱 を配列しておくことで問題なくESSを形成することが できることが分かった。

[0243]

 $w \le t \quad (E / 0. \quad 0.568P) \frac{1}{4}$

(3)

気圧と空洞92の内圧力との圧力差により、空洞92上 のSON基板91 (シリコン層) が撓むことを利用し た、ダイヤフラム式半導体圧力センサである。圧力差に よってシリコン層が撓むと、ピエゾ抵抗効果によってp 型拡散層931~934の抵抗(ゲージ抵抗)の値が変 化する。この抵抗値の変化はブリッジ回路により電気信 号として検出できる。これにより、シリコン層にかかる 圧力を測定することが可能となる。

【0254】空洞92は真空なので、測定される圧力は 絶対圧となる。シリコン層にかかる圧力を大気圧を基準 にして測定した場合には、図43に示すように、n型S ON基板91の裏面に空洞92に繋がる開口部96を設 ければ良い。

【0255】シリコン層の撓みの度合は、シリコン層の 厚みおよびそのサイズによって変えることができる。そ のため、本実施形態の圧力センサが測定できる圧力範囲 は、シリコン層の厚みおよびそのサイズによって制御で きる。したがって、シリコン層の厚みおよびそのサイズ を適当に選ぶことにより、所望の圧力範囲を測定できる 圧力センサを実現できる。

【0256】図44に変形例に係る圧力センサを示す。 この圧力センサは、主面が {110}のn型基板91を 用いて作製したものである。主面が {100} のSON 基板と、主面が {110} のSON基板とでは、その異 方性によりシリコンの撓み量が同じでも、ピエゾ抵抗効 果による抵抗の変化量が異なる。図43に示した圧力セ ンサは、感度(ピエゾ抵抗効果による抵抗値の変化量) が大きくなるように、p型拡散層931~934のパタ ーンを選んだものである。図45に、図43に対応した 圧力センサを示す。

【0257】なお、本発明は、上記実施形態に限定され るものではない。例えば、上記実施形態では、シリコン 基板を用いた場合について説明したが、本発明はシリコ ンゲルマニウム基板等の他の半導体基板に対しても有効 である。すなわち、本発明によれば、シリコンに限定さ れない安価で信頼性の高いSOI (Semiconductor OnIn sulator)構造を提供することが可能となる。

【0258】また、上記実施形態では、2次元的に配列 形成した複数のトレンチ2を熱処理によって1つの平板 状の空洞に変えたが、同様な作用効果は、1次元的に配 列形成した複数のストライプ状のトレンチを、熱処理に よって1つの平板状の空洞に変えることによっても得ら

【0259】また、本発明のSOI構造に加えてCu配

線を導入することによって、よりいっそうの髙速化、省 電力化を実現することができる。

【0260】さらに、上記実施形態では、初期のトレンチ4を深さ方向に同じサイズのストレート型のトレンチを形成した場合について示したが、深さ方向にくびれを持つボトルシェイプトレンチを形成しても良い。すなわち、トレンチの深さ方向に対して、最小の断面積を有する平面がトレンチの底で無いことを特徴とするトレンチを形成しても良い。このような形状のトレンチを形成しても、トレンチ4を用いた場合と同様に、平板状の空洞 10 を効果的に形成することができる。

【0261】さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[0262]

【発明の効果】以上詳説したように本発明によれば、コストの上昇や信頼性の低下を招かずにSOI構造と同様の効果を有する半導体基板を実現できるようになる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施形態に係る平板状の空洞の 形成方法を示す工程断面図
- 【図2】複数の溝から1つの平板状の空洞への形状変化 が起こらない例を説明するための断面図
- 【図3】図1に示した溝のレイアウト例およびそれから 形成される平板状の空洞の平面図
- 【図4】本発明をDRAM/LOGIC混載に適用した例を示す断面図
- 【図5】本発明の第2の実施形態に係るMOSトランジスタの製造方法の前半を示す工程断面図
- 【図6】本発明の第2の実施形態に係るMOSトランジスタの製造方法の中半を示す工程断面図
- 【図7】本発明の第2の実施形態に係るMOSトランジスタの製造方法の後半を示す工程断面図
- 【図8】本発明の第3の実施形態に係るMOSトランジスタの製造方法を示す工程断面図
- 【図9】本発明の第3の実施形態に係るMOSトランジスタを示す断面図
- 【図10】本発明の第4の実施形態に係るMOSトランジスタの製造方法の前半を示す工程断面図
- 【図11】本発明の第4の実施形態に係るMOSトランジスタの製造方法の後半を示す工程断面図
- 【図12】図10に示した溝のレイアウト例およびそれから形成される平板状の空洞の平面図
- 【図13】本発明の第4の実施形態に係るMOSトランジスタを示す断面図

36

- 【図14】第1~第4の実施例で説明したSON基板の 形成方法の改善するべき点を説明するための断面図
- 【図15】本発明の第5の実施例に係るSON基板の形成方法を示す断面図
- 【図16】初期のトレンチ形状およびそれに対して得られる空洞との関係を説明するための図
- 【図17】初期のトレンチ形状に対して得られる空洞の 個数を説明するための図
- 【図18】ESS幅が広くなると平板状のESSがつぶれてしまうことを示す顕微鏡写真
- 【図19】ESS構造の強度を計算するために用いたESS構造のモデル
- 【図20】シリコン層の厚さが異なる(0.1 μ m,1 μ m) ESS構造について計算したプレート幅と撓みとの関係を示す図
- 【図21】大面積のESSを形成するのに有効な熱処理 のシーケンスを示す図
- 【図22】計算により求めたSON層の厚さと撓み量との関係を示す図
- 20 【図23】本発明の第8の実施例に係るSON基板の形成方法を示す断面図
 - 【図24】SON基板を用いて作製したMOSトランジスタの断面図
 - 【図25】第8の実施例のSON基板の形成方法の変形 例を説明するための断面図
 - 【図26】本発明の第9の実施例に係るSON基板の形成方法を示す断面図
- 【図27】従来のSiGe層を有する基板を示す断面図 【図28】本発明の第9の実施例に係るSON基板を示 30 す断面図
 - 【図29】本発明の第10の実施例に係る3次元周期構造体の模式図
 - 【図30】図29の3次元周期構造体の製造方法を説明するための断面図
 - 【図31】本発明の第11の実施例に係る3次元周期構造体の模式図
 - 【図32】図31の3次元周期構造体の製造方法を説明 するための断面図
 - 【図33】本発明の第12の実施例に係る光導波路を示す斜視図
 - 【図34】従来の光導波路を示す斜視図
 - 【図35】本発明の第13の実施例に係るインダクタを 有する半導体装置の平面図および断面図
 - 【図36】本発明の第13の実施例に係るキャパシタを 有する半導体装置の断面図
 - 【図37】本発明の第14の実施例に係る冷却パイプを 有するシリコン基板の斜視図
 - 【図38】第14の実施例に係る冷却パイプを有するシリコン基板の平面図
- № 【図39】本発明の第15の実施例に係るSON基板の

37

形成方法を示す断面図

【図40】ESS上のシリコン基板について、その厚さ と撓み量δとの関係を調べた結果を示す図

【図41】上から見た形状が円形である平板状の空洞を 有するSON基板を示す図

【図42】本発明の第16の実施例に係る圧力センサを 示す図

【図43】同実施例に係る圧力センサの変形例を示す図 【図44】、同実施例に係る圧力センサの他の変形例を = ***

【図45】同実施例に係る圧力センサのさらに別の変形 例を示す図

【符号の説明】

1…シリコン基板

2…マスク材

3…フォトレジストパターン

4…溝(第1の溝)

5 …平板状の空洞

5'…閉じていない空洞

6…球状の空洞

7…シリコン酸化膜

8…シリコン窒化膜

9…フォトレジストパターン

10…溝(第2の溝)

11…シリコン熱酸化膜

12…シリコン酸化膜

13…フォトレジストパターン

1 4 …素子分離溝

15…シリコン熱酸化膜

16…シリコン酸化膜

17…ゲート酸化膜

18…ゲート電極

19,20…エクステンション

21…ゲート側壁絶縁膜

22…ソース拡散層

23…ドレイン層

24…シリコン熱酸化膜

*25…シリコン窒化膜

26, 27…フォトレジストパターン

28…溝(第3の溝)

29…シリコン酸化膜

30…シリコン窒化膜

31…フォトレジストパターン

32…シリコン酸化膜

33…SON層

41…SiGe層

10 42…シリコン層

43…下に空洞5が形成されていないSi領域

44…下に空洞5が形成されているSi領域

51…シリコン基板

52…トレンチ

53…球状の空洞

61…シリコン基板

62…Siパターン

63…SiO2層

64…Siパターン

20 70…シリコン基板

7 1 …平板状の空洞

72…スパイラルインダクタ

73…メタル電極

7 4 …絶縁膜

75…メタル電極

81…シリコン基板

8 2 …冷却パイプ

83…Siウェハ

84…スクライブライン

30 85…平板状の空洞(中空構造)

9 1 ··· S O N 基板

92…矩形状の空洞


931~934…p型拡散層(ゲージ抵抗)

9 4 ··· p + 型拡散層 (配線)

9 5 …金属配線

96…開口部

【図2】



【図4】



形成方法を示す断面図

【図40】ESS上のシリコン基板について、その厚さ と撓み蚤∂との関係を調べた結果を示す図

【図41】上から見た形状が円形である平板状の空洞を 有するSON基板を示す図

【図42】本発明の第16の実施例に係る圧力センサを 示す図

【図43】同実施例に係る圧力センサの変形例を示す図 【図44】、同実施例に係る圧力センサの他の変形例を

示す図

【図45】同実施例に係る圧力センサのさらに別の変形 例を示す図

【符号の説明】

1…シリコン基板

2…マスク材

3…フォトレジストパターン

4…溝(第1の溝)

5 …平板状の空洞

5 ... 閉じていない空洞

6…球状の空洞

7…シリコン酸化膜

8…シリコン窒化膜

9…フォトレジストパターン

10…溝(第2の溝)

11…シリコン熱酸化膜

12…シリコン酸化膜

13…フォトレジストパターン

14…素子分離溝

15…シリコン熱酸化膜

16…シリコン酸化膜

17…ゲート酸化膜

18…ゲート電極

19,20…エクステンション

21…ゲート側壁絶縁膜

22…ソース拡散層

23…ドレイン層

24…シリコン熱酸化膜

*25…シリコン窒化膜

26, 27…フォトレジストパターン

28…溝(第3の溝)

29…シリコン酸化膜

30…シリコン窒化膜

31…フォトレジストパターン

32…シリコン酸化膜

33…SON層

41…SiGe層

10 42…シリコン層

43…下に空洞5が形成されていない51領域

44…下に空洞5が形成されている5i領域

51…シリコン基板

52…トレンチ

53…球状の空洞

61…シリコン基板

62…Siパターン

6 3 ··· S i O2 層

64…S1パターン

20 70…シリコン基板

71…平板状の空洞

72…スパイラルインダクタ

73…メタル電極

7 4 …絶縁膜

75…メタル電極

81…シリコン基板

82…冷却パイプ

83…Siウェハ

84…スクライブライン

30 85…平板状の空洞(中空構造)

91…SON基板

92…矩形状の空洞


931~934…p型拡散層 (ゲージ抵抗)

9 4 ··· p + 型拡散層 (配線)


9 5 …金属配線


96…開口部


[図2]





【図4】



















【図40】

大気圧荷里の場合のESS幅に対する機み量



[図44]



フロントページの続き

(51) Int. Cl. 7		識別記号	FΙ		テーマコード(参考)
H 0 1 L	21/762		H 0 1 L	27/10	4 6 1
	27/04			29/84	В
	21/822		G 0 2 B	6/12	В
	21/8238				N
	27/092				Z
	27/08	3 3 1	H 0 1 L	21/76	D
				27/04	С
	27/10	4 6 1			L
	27/108			27/08	3 2 1 K
	21/8242				3 2 1 A
	29/786			27/10	6 8 1 D
	21/336			29/78	6 1 6 A
	29/84				6 1 8 B
					6 1 8 E
					6 2 1
					6 2 6 C
					6 2 7 Z

(72) 発明者 水島 一郎

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内

(72) 発明者 綱島 祥隆

,神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

(72) 発明者 髙木 信一

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内